module tb;

    // 定义LED模块的输入输出信号
    reg key;          // 输入信号
    wire led;         // 输出信号

    // 实例化LED模块
    HC_FPGA_Demo_Top uut (
        .key(key),    // 连接输入信号
        .led(led)     // 连接输出信号
    );

    initial begin
        $display("Starting test at time %0t", $time);

        // 设置初始条件
        key = 0;
        #10;  // 延迟10时间单位

        // 测试key为0时的行为
        $display("Time %0t: key = %b, led = %b", $time, key, led);

        // 改变输入信号
        key = 1;
        #10;  // 延迟10时间单位

        // 测试key为1时的行为
        $display("Time %0t: key = %b, led = %b", $time, key, led);

        // 结束测试
        $display("Test finished at time %0t", $time);
        $finish;
    end

endmodule
